Lecture 12 | Memory Hierarchy - cache part2
:material-circle-edit-outline: 约 161 个字 :material-clock-time-two-outline: 预计阅读时间 1 分钟
计算机组成2024-05-14第6-8节 (zju.edu.cn)
一开始先讲了期中考卷子，还没看
How Faster a Processor for Ideal
各个cache的画法（8个entity）
下面这张图要会画，这是一个4 way set cache
Size of tags versus set associativity EXP
Decreasing miss penalty with multilevel caches
增加一个二级缓存（second level cache），降低miss
often primary cache is on the same chip as the processor
use SRAMs to add another cache above primary memory (DRAM）
miss penalty goes down if data is in 2nd level cache
在一些例题里面，miss panlty会省略读取cache的时间，因为很小，实际上应该要包含的
Miss Penalties (Include Write-back Cache)
